

引用例 2 の写し

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.⁶

(11) 공개번호 특 1998-042552

H03F 3/20

(43) 공개일자 1998년 08월 17일

(21) 출원번호 특 1997-060880

(22) 출원일자 1997년 11월 18일

(30) 우선권주장 96-308178 1996년 11월 19일 일본(JP)

(71) 출원인 상요덴기가부시끼가이샤 다카노야스마끼

(72) 발명자 일본 오사카후 모리구찌시 게이한 혼도오리 2쵸메 5방 5고

고꾸보겐이찌

일본 구마깁 오따시 시모코바야시쵸 20-1

다이라다카유끼

일본 구마깁 오라궁 오이즈미마찌 시미요시 57-1 이즈미-도미토리

(74) 대리인 구영창, 이상희

심사청구 : 없음

(54) 전력 증폭 장치

요약

출력 직류 전압을 어느 레벨에 근접한 값으로 설정하고, 반파 출력 신호에 의해 부하를 BTL 구동하는 고 효율 회로의 클립 검출 회로를 삭감한다.

제1 차동 증폭기로부터 반파 출력 신호를 제2 및 제3 출력 증폭기(2 및 3)에서 증폭하고, 그 출력 증폭 신호에서 부하(4)를 구동함과 동시에 출력 증폭 신호를 비선형 회로(5)에서 비선형 가산하고, 그 비선형 가산 신호와 기준치 V_{ref} 와의 차이에 따른 제2 차동 증폭기(6)의 출력 신호로 출력 직류 전압을 제어하는 네 개의 전력 증폭 장치에서, 좌 프론트용 제1 차동 증폭기(1LF)의 귀환 신호 a 및 b와, 우 리어용 제1 차동 증폭기(1RR)의 귀환 신호 d 및 e는 클립 검출 회로(9)에 인가되고, 귀환 신호 a 내지 d를 이용하여 각 제1 및 제2 출력 증폭기의 출력 신호의 클립을 검출한다.

도표도

도1

영세서

도면의 주요부분에 대한 설명

도 1은 본 발명의 실시 형태를 나타내는 블록도.

도 2는 클립 검출 회로(9)의 구체적인 회로예를 나타내는 회로도.

도 3은 종래예를 나타내는 블록도.

도 4는 도 3의 회로 각각의 출력 신호를 나타내는 파형도.

도면의 주요 부분에 대한 부호의 설명

1 : 제1 차동 증폭기

2 : 제1 출력 증폭기

3 : 제2 출력 증폭기

4 : 부하

5 : 비선형 가산 회로

6 : 제2 차동 증폭기

9 : 클립 검출 회로

10, 11 : 증폭기

12 : 버퍼 증폭기

16 : 검출 트랜지스터

17 : 출력단 트랜지스터

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 4 채널의 차재용 스테레오 시스템에 이용하기에 적합한 전력 증폭 장치에 관한 것이다.

종래부터, 특허평 6-338738호에 개시된 바와 같이, 증폭기의 출력 직류 전압을 접지에 매우 근접한 값으로 설정함과 동시에, 부하를 반파 신호로 BTL 구동함으로써, 전력 증폭 장치의 고효율화를 달성한 전력 증폭 장치가 있다. 이와 같은 전력 증폭 장치를 도 3에서 나타낸다.

도 3에서, 입력 신호는 제1 차동 증폭기(1)의 부 입력 단자에 인가되고, 제1 차동 증폭기(1)의 정 및 부 출력 단자로부터 서로 역상의 출력 신호가 발생한다. 제1 차동 증폭기(1)의 정 및 부 출력 신호는 제1 및 제2 출력 증폭기(2 및 3)에서 증폭된다. 제1 및 제2 출력 증폭기(2 및 3)는 BTL 증폭기를 구성하고, 제1 및 제2 출력 증폭기(2 및 3)의 출력 신호 a 및 b에 의해 부하(4)(예를 들면, 스피커)가 BTL 구동된다.

또, 제1 및 제2 출력 증폭기(2 및 3)의 출력 신호 a 및 b는 비선형 가산 회로(5)에서 비선형 가산된다. 비선형 가산 회로(5)는 제1 및 제2 출력 증폭기(2 및 3)의 출력 신호 레벨이 소정 레벨 이하일 때 가산 회로로서 동작함과 동시에, 이 출력 신호 레벨이 소정 레벨 이상일 때에는 클램프 회로로서 동작하는 것이다. 비선형 가산 회로(5)의 출력 신호는 제2 차동 증폭기(6)의 부 입력 단자에 인가되고, 비선형 가산 회로(5)의 출력 신호와 정 입력 단자의 기준 전압 V_{ref} 의 차이에 따른 출력 신호가 제1 차동 증폭기(1)의 공통 단자 C에 인가된다. 공통 단자 C는 제1 및 제2 출력 증폭기(2 및 3)의 출력 직류 전압을 정하기 위한 단자이고, 제1 및 제2 출력 증폭기(2 및 3)의 출력 신호 a 및 b에 따라서 출력 직류 전압이 제어된다. 이를 위해, 도 4a 및 도 4b에서와 같이, 제1 및 제2 출력 증폭기(2 및 3)의 출력 직류 전압은 접지 레벨에 근접하는 전압으로 설정되고, 제1 및 제2 출력 증폭기(2 및 3)의 출력 신호 a 및 b는 반파 출력 신호가 된다. 이 반파 신호에 의해서 부하 RLO이 BTL 구동된다.

발명이 이루고자 하는 기술적 과제

그런데, 4채널의 차재용 스테레오 시스템으로서, 좌 스테레오 신호를 증폭하는 제1 및 제2 전력 증폭 회로와, 우 스테레오 신호를 증폭하는 제3 및 제4 전력 증폭 회로를 구비하고, 제1 및 제3 전력 증폭 회로를 한 쌍으로 하여 이들이 자동차 실내의 프론트(front) 스피커를 구동하고, 제2 및 제4 전력 증폭 회로를 한 쌍으로 하여 이들이 리어(rear) 스피커를 구동하는 시스템이 존재한다.

또, 고효율 증폭 회로의 출력 신호의 클립을 검출하기 위해서, 도 3의 고효율 증폭 회로에 클립 검출 회로가 부가된다. 예를 들면, 클립 검출 회로로서, 제1 차동 증폭기(1)의 정 및 부 입력 단자의 입력 신호를 보고, 이 입력 신호가 소정 레벨 이상이 되었을 때, 클립이 발생했다고 검출하는 것이 있다.

이와 같은 차재용 스테레오 시스템에서, 클립 검출 회로를 포함한 도 3의 전력 증폭 장치를 이용한 경우, 도 4의 전력 증폭 장치는 당연히 4개 필요하게 된다. 그러나, 도 3의 전력 증폭 장치를 단순히 4개 조합하면, 클립 검출 회로도 당연히 4개가 된다. 따라서, 단순히 조합하는 것 만으로는 회로를 구성하는 소자수가 증대한다고 하는 문제가 있다. 특히, 4개의 전력 증폭 장치를 동일 기판상에 단순히 집적화한 경우, 클립 검출 회로에 의해 칩 면적이 증대하고 있다.

본 발명은 제1 입력 신호를 증폭함과 동시에, 각각의 부하를 BTL 구동하는 제1 및 제2 고효율 증폭기와, 제2 입력 신호를 증폭함과 동시에, 각각의 부하를 BTL 구동하는 제3 및 제4 고효율 증폭기를 구비하고, 상기 제1 및 제3 고효율 출력 증폭기를 한 쌍으로 하고, 상기 제2 및 제4 고효율 증폭기를 한 쌍으로 하는 전력 증폭 장치에 있어서, 상기 제1 및 제4 고효율 증폭기의 출력 신호 또는 상기 제2 및 제3 출력 증폭기의 출력 신호에 따라서 상기 제1 및 제4 고효율 증폭기의 출력 신호의 클립을 검출하는 클립 검출 회로를 구비하는 것을 특징으로 한다.

또한, 제1 내지 제4 고효율 증폭기 각각은 제1 및 제2 출력 신호를 발생하고, 부하를 BTL 구동하는 제1 및 제2 출력 증폭기와, 상기 제1 및 제2 출력 증폭기의 출력 신호를 비선형 가산하는 비선형 가산 회로와, 입력 신호를 증폭함과 동시에 출력 직류 전압이 상기 비선형 가산 회로의 출력 신호에 따라서 제어되고, 상기 제1 및 제2 출력 증폭기의 입력 신호를 발생하는 비선형 증폭기로 이루어지는 것을 특징으로 한다.

또한, 클립 검출 회로는 제1 및 제2 고효율 증폭기의 비선형 증폭기의 입력 신호를 증폭하는 증폭 회로와, 상기 증폭 회로의 출력 신호를 기준치와 비교하는 비교 회로로 이루어지는 것을 특징으로 한다.

본 발명에 의하면, 제1 및 제4 고효율 증폭기의 출력 신호의 조합 또는 제2 및 제3 출력 증폭기의 출력 신호의 조합으로 클립 검출을 행하도록 하고 있기 때문에, 제1 내지 제4 고효율 증폭기의 출력 신호의 클립이 확실하게 검출된다.

발명의 구성 및 작용

도 1은 본 발명의 실시 형태를 나타내는 도면으로, 9는 좌 프론트용 제1 차동 증폭기(1LF)의 두 개의 귀환 신호가 인가됨과 동시에, 우 리어용 제1 차동 증폭기(1RR)의 두 개의 귀환 신호가 인가되고, 이 귀환 신호에 의해 출력 증폭 신호의 클립을 검출하는 클립 검출 회로이다. 또한, 도 1에서 도 3과 동일한 회로에 대해서는 도 3과 동일한 부호를 붙이지만, 우 프론트용, 좌 리어용, 우 프론트용 및 우 리어용 전력 증폭기에는 번호 뒤에 「LF」, 「LR」, 「RF」 및 「RR」를 부가한다. 또, 각 전력 증폭 회로의 증폭 동작에 대해서는, 도 3의 종래의 전력 증폭 장치의 동작과 동일하다.

먼저, 좌 오디오 신호에 착안하여 클립 검출 회로(9)의 동작에 대해서 설명한다. 클립 검출 회로(9)에는 좌 프론트용 제1 차동 증폭기(1LF)의 두 개의 귀환 신호 a 및 b가 인가된다. 귀환 신호 a 및 b는 좌 오디오 신호의 레벨에 대응하여 변화하고 있고, 우 오디오 신호의 레벨이 좌 프론트용 제1 및 제2 출력 증폭기(2LF 및 3LF)의 출력 증폭 신호를 클립시키도록 하는 레벨이 되면, 클립 검출 회로(9)는 이것을 검출하여, 클립 검출 신호 c를 발생한다. 또, 좌 오디오 신호는 좌 리어용 제1 차동 증폭기(1LR)에도 인가된다. 이 때문에, 좌 오디오 신호가 좌 리어용 제1 및 제2 출력 증폭기(2LR 및 3LR)의 출력 증폭 신호를 클립시키도록 한 레벨이 된 경우, 좌 프론트용 제1 및 제2 출력 증폭기(2LF 및 3LF)의 출력 증폭 신호도 클립하고 있다. 따라서, 좌 프론트용 제1 차동 증폭기(1LF)의 귀환 신호 a 및 b를 이용함으로써 좌 리어용 제1 및 제2 출력 증폭기(2LR 및 3LR)의 출력 증폭 신호의 클립을 검출할 수 있다.

또, 우 오디오 신호에 착안하여 클립 검출 회로(9)의 동작을 설명하였지만, 좌 오디오 신호에 착안할 때의 동작과 동일한 동작을 행한다. 단, 클립 검출 회로(9)에는, 우 리어용 제1 차동 증폭기(1RR)의 귀환 신호 d 및 e가 인가된다. 우 리어용 제1 및 제2 출력 증폭기(2RR 및 3RR)의 출력 증폭 신호의 클립은, 우 리어용 제1 차동 증폭기(1RR)의 귀환 신호 d 및 e를 기초로 검출된다. 또, 우 프론트용 제1 및 제2 출력 증폭기(2RF 및 3RF)의 출력 증폭 신호가 클립되어 있는 경우, 동일한 우 오디오 신호를 증폭하는 우 리어용 제1 및 제2 출력 증폭기(2RR 및 3RR)의 출력 증폭 신호도 클립되어 있다. 이 때문에, 우 리어용 제1 차동 증폭기(1RR)의 귀환 신호 d 및 e를 이용함으로써, 우 프론트용 제1 및 제2 출력 증폭기(2RF 및 3RF)의 출력 증폭 신호의 클립을 검출할 수 있다.

다음에, 좌우 프론트용 전력 증폭 장치의 오디오 신호에 착안하여 클립 검출 회로(9)의 동작에 대해서 설명한다. 클립 검출 회로(9)에는 좌 프론트용 제1 차동 증폭기(1LF)의 두 개의 귀환 신호 a 및 b가 인가된다. 귀환 신호 a 및 b는 좌 오디오 신호의 레벨에 대응하여 변화하고 있고, 좌 오디오 신호의 레벨이 좌 프론트용 제1 및 제2 출력 증폭기(2LF 및 3LF)의 출력 증폭 신호를 클립시키도록 하는 레벨이 되면, 클립 검출 회로(9)는 이것을 검출하여, 클립 검출 신호 c를 발생한다. 또, 우 오디오 신호는 좌 프론트용 제1 차동 증폭기(1RF)에 인가되지만, 좌우 스테레오 신호의 파형이 다른 것은 거의 없기 때문에, 좌우 스테레오 신호는 동일 파형이라고 생각된다. 이 때문에, 우 오디오 신호가 우 프론트용 제1 및 제2 출력 증폭기(2RF 및 3RF)의 출력 증폭 신호를 클립시키도록 하는 레벨이 된 경우, 좌 프론트용 제1 및 제2 출력 증폭기(2LF 및 3LF)의 출력 증폭 신호도 클립되어 있다. 이 때문에, 좌 프론트용 제1 차동 증폭기(1LF)의 귀환 신호 a 및 b를 이용함으로써, 우 프론트용 제1 및 제2 출력 증폭기(2RF 및 3RF)의 출력 증폭 신호의 클립을 검출할 수 있다.

또, 좌우 리어용 전력 증폭 장치에 인가되는 오디오 신호에 착안하여 클립 검출 회로(9)의 동작을 설명하지만, 좌우 프론트용 전력 증폭 장치에 인가되는 오디오 신호에 착안할 때의 동작과 동일한 동작을 행한다. 단, 클립 검출 회로(9)에는 우 리어용 제1 차동 증폭기(1RR)의 출력 신호 d 및 e가 인가된다. 우 리어용 제1 및 제2 출력 증폭기(2RR 및 3RR)의 출력 증폭 신호의 클립은 우 리어용 제1 차동 증폭기(1RR)의 귀환 신호 d 및 e를 기초로 검출된다. 또, 좌 리어용 제1 및 제2 출력 증폭기(2LR 및 3LR)의 출력 증폭 신호가 클립되어 있는 경우, 좌우 스테레오 신호의 파형이 다른 일은 거의 없어, 좌우 스테레오 신호는 동일 파형이라고 생각되기 때문에, 좌 오디오 신호를 증폭하는 좌 리어용 제1 및 제2 출력 증폭기(2LR 및 3LR)의 출력 증폭 신호도 클립하고 있다. 이 때문에, 우 리어용 제1 차동 증폭기(1RR)의 귀환 신호 d 및 e를 이용함으로써, 좌 리어용 제1 및 제2 출력 증폭기(2LR 및 3LR)의 출력 증폭 신호의 클립을 검출할 수 있다.

이상 상세한 바와 같이, 좌 오디오 신호 계통과 우 오디오 신호 계통에 착안하여도, 또한 프론트 계통과 리어 계통에 착안하여도, 출력 증폭 신호의 클립을 검출할 수 있다. 따라서, 좌 프론트용 및 우 프론트용 제1 차동 증폭기(1LF 및 1RR)의 귀환 신호를 이용하여 모든 출력 증폭 신호의 클립을 확실하게 검출할 수 있다.

도 1과 같이, 클립 검출 회로(9)의 입력 신호로서, 좌 프론트용 및 우 프론트용 제1 차동 증폭기(1LF 및 1RR)의 귀환 신호를 조합하여 이용하는 것만이 아니라, 좌 리어용 및 우 프론트용 제1 차동 증폭기(1LR 및 1RF)의 귀환 신호를 조합하여 이용하여도 모든 출력 증폭 신호의 클립을 검출할 수 있다.

도 2는 클립 검출 회로(9)의 구체 회로예를 나타내는 도면으로, 10은 좌 프론트용 제1 차동 증폭기(1LF)의 귀환 신호 a 및 b가 인가되는 증폭기, 11은 우 리어용 제1 차동 증폭기(1RR)의 귀환 신호 d 및 e가 인가되는 증폭기, 12는 베이스에 증폭기(10)의 출력 신호가 각각 인가되는 트랜지스터(13a 및 13b)와, 베이스에 증폭기(10)의 출력 신호가 각각 인가되는 트랜지스터(14a 및 14b)와, 에미터가 트랜지스터(13a, 13b, 14a 및 14b)의 에미터와 공통 접속되는 트랜지스터(15)로 이루어지는 버퍼 증폭 회로, 16은 트랜지스터(13a, 13b, 14a, 및 14b)의 컬렉터로부터의 출력 신호 레벨을 검출하는 검출 트랜지스터, 17은 검출 트랜지스터(16)의 출력 신호에 따라서 클립 검출 신호를 발생하는 출력단 트랜지스터이다.

도 4에서, 귀환 신호 a 및 b는 증폭기(10)에서 동상 증폭되고, 증폭기(10)의 두 개의 출력 신호는 트랜지스터(13a 및 13b)의 베이스에 인가된다. 또, 귀환 신호 d 및 e는 증폭기(11)에서 동상 증폭되고, 증폭기(11)의 두 개의 출력 신호는 트랜지스터(14a 및 14b)의 베이스에 인가된다. 트랜지스터(13a, 13b, 14a, 및 14b)중, 그 베이스 전압이 트랜지스터(15)의 베이스 전압 보다 높은 전압이 되는 트랜지스터가 온되며, 버퍼 증폭기(12)로부터 출력 신호가 발생한다. 즉, 출력 증폭 신호에 클립이 발생하면, 귀환 신호의 레벨이 높아지기 때문에, 증폭기(10 및 11)의 출력 레벨 보다 높아진다. 그리고, 클립의 발생에 따라 트랜지스터(13a, 13b, 14a, 및 14b)중 하나 또는 그 이상의 트랜지스터가 온된다. 버퍼 증폭기(12)로부터 출력 신호가 발생하면, 검출 트랜지스터(16)가 온되고, 출력단 트랜지스터(17)가 온되고, 출력 단자 OUT로부터 클립 검출 신호 c가 발생한다. 따라서, 함께 네 개의 귀환 신호를 이용하여도 간단한 회로로 확실하게 클립을 검출할 수 있다.

발명의 효과

본 발명에 의하면, 제1 및 제4 고효율 증폭기의 출력 신호의 조합 또는 제2 및 제3 출력 증폭기의 출력

신호의 조합으로 클립 검출을 행하도록 하고 있기 때문에, 클립 검출 회로의 수를 적게 하여도 확실하게 클립을 검출할 수 있다. 이 때문에, 클립 검출 회로의 입력 신호로서 이용되는 고효율 증폭 회로의 출력 신호를 식감할 수 있고, 그 결과 클립 검출 회로의 회로 구성을 간단하게 할 수 있다.

또, 집적화한 경우에는, 회로 구성을 간단하게 할 수 있기 때문에, 클립 검출 회로에 관한 칩 면적을 작게 할 수 있다.

(57) 청구의 범위

청구항 1. 제1 입력 신호를 증폭함과 동시에 각 부하를 BTL 구동하는 제1 및 제2 고효율 증폭기와, 제2 입력 신호를 증폭함과 동시에 각 부하를 BTL 구동하는 제3 및 제4 고효율 증폭기를 구비하고, 상기 제1 및 제3 고효율 증폭기를 한 쌍으로 하고, 상기 제2 및 제4 고효율 증폭기를 한 쌍으로 하는 전력 증폭 장치에 있어서,

상기 제1 및 제4 고효율 증폭기의 출력 신호 또는 상기 제2 및 제3 출력 증폭기의 출력 신호에 따라서 상기 제1 내지 제4 고효율 증폭기의 출력 신호의 클립을 검출하는 클립 검출 회로

를 포함하는 것을 특징으로 하는 전력 증폭 회로.

청구항 2. 제1항에 있어서, 상기 제1 내지 제4 고효율 증폭기의 각각은,

제1 및 제2 출력 신호를 발생하고, 부하를 BTL 구동하는 제1 및 제2 출력 증폭기와, 상기 제1 및 제2 출력 증폭기의 출력 신호를 비선형 가산하는 비선형 가산 회로와, 입력 신호를 증폭함과 동시에 출력 직류 전압이 상기 비선형 가산 회로의 출력 신호에 따라서 제어되어 상기 제1 및 제2 출력 증폭기의 입력 신호를 발생하는 비선형 증폭기

로 이루어지는 것을 특징으로 하는 전력 증폭 회로.

청구항 3. 제2항에 있어서, 상기 클립 검출 회로는,


제1 및 제2 고효율 증폭기의 비선형 증폭기의 입력 신호를 증폭하는 증폭 회로와,

상기 증폭 회로의 출력 신호를 기준치와 비교하는 비교 회로


로 이루어지는 것을 특징으로 하는 전력 증폭 장치.

도면


도면1



도면2



도면3



도면4

